直到70年代末，未充分開發(fā)的毫米波（mmWave）頻率范圍（30至300ghz）僅限于小范圍應(yīng)用，如光譜學(xué)和軍用雷達(dá)。前端的復(fù)雜性和對(duì)非標(biāo)準(zhǔn)制造技術(shù)的需求使得毫米波模塊的成本無法滿足大批量和消費(fèi)市場(chǎng)的需求。自80年代初以來，研發(fā)機(jī)構(gòu)展示了重大進(jìn)展，并在半導(dǎo)體行業(yè)取得了進(jìn)展，為廣泛的應(yīng)用開辟了新的領(lǐng)域：高數(shù)據(jù)率通信、汽車?yán)走_(dá)、機(jī)載和導(dǎo)彈跟蹤系統(tǒng)、空間光譜分析和成像。據(jù)估計(jì)，2013年，mmWave組件市場(chǎng)的全球收入約為1.16億美元，預(yù)計(jì)到2018年將達(dá)到11億美元，復(fù)合年增長(zhǎng)率（CAGR）約為59%。2雖然業(yè)界認(rèn)為這是一個(gè)巨大的經(jīng)濟(jì)機(jī)遇，但新興應(yīng)用正在帶來具體的挑戰(zhàn)在電氣性能、緊湊性、集成可能性和系統(tǒng)可靠性方面。本文重點(diǎn)介紹中短程通信設(shè)備，這些設(shè)備說明了與無線收發(fā)器的集成及其與其他組件共存相關(guān)的一些技術(shù)挑戰(zhàn)。毫米波頻率下的短波長(zhǎng)可以看作是集成無源元件的機(jī)會(huì)，這些元件的典型尺寸與標(biāo)準(zhǔn)電子封裝兼容。在某些應(yīng)用中，諸如波導(dǎo)管、連接器、非平面濾波器和大型天線陣列等體積龐大的元件仍然阻礙著向完全集成和小型化系統(tǒng)發(fā)展。就短程、60GHz通信而言，便攜式設(shè)備有望成為未來十年的主要市場(chǎng)驅(qū)動(dòng)力，因此需要完全集成、緊湊且高性能的收發(fā)器。關(guān)于天線，小型化過程受到散熱器面積和可實(shí)現(xiàn)增益之間的基本關(guān)系的限制；這通常被視為無線收發(fā)器完全集成的瓶頸。

集成收發(fā)器和天線

片上天線（AoC）方法包括將輻射元件直接集成到射頻集成電路芯片的后端堆棧中，無論是采用CMOS、BiCMOS還是III-V工藝制造（見圖1a）。這種解決方案的主要優(yōu)點(diǎn)在于無需任何射頻互連，并且所有射頻和基帶功能都可以在一個(gè)幾平方毫米大小的模塊上進(jìn)行聯(lián)合集成。然而，對(duì)于硅基AoCs，襯底的高介電常數(shù)（εr=11.7～11.9）和低電阻率（t~10Ω?cm）嚴(yán)重降低了匹配帶寬和輻射效率。盡管如此，AoC天線的特性仍然可以通過局部地改變襯底的特性來改善。例如，可以通過蝕刻輻射元件下方的空腔或?qū)崿F(xiàn)懸浮膜來實(shí)現(xiàn)。在這兩種情況下，空氣層的存在使介電損耗最小化，并降低有效介電常數(shù)。其他創(chuàng)新的解決方案包括使用離子注入工藝或上述耦合輻射元件的集成對(duì)硅襯底電阻率進(jìn)行局部修改。

圖1 AoC（a）和AiP（b）集成方案。

在天線封裝（AiP）集成方法中，天線在獨(dú)立于RFIC芯片的獨(dú)立襯底上實(shí)現(xiàn)（見圖1b）。該基板既可以專門用于輻射元件及其饋電線路，也可以作為收發(fā)組件和異構(gòu)集成的封裝。因此，AiP設(shè)計(jì)在mmWave收發(fā)器的3D集成方案中起著關(guān)鍵作用，同時(shí)提供了選擇低介電常數(shù)和/或高電阻率襯底的額外自由度。另外，天線允許的面積比舞臺(tái)允許的大。因此，綜合天線性能比較的一個(gè)有效基礎(chǔ)應(yīng)該考慮到分配的面積，并且我們可以定義一個(gè)新的優(yōu)點(diǎn)系數(shù)來歸一化單位面積的實(shí)現(xiàn)增益（線性尺度）。圖2描繪了60ghz集成天線的文獻(xiàn)調(diào)查，表明由于使用低損耗襯底而不是CMOS級(jí)硅，aip的增益是aoc的2到4倍。

圖2集成天線的典型面積效率。

主流毫米波封裝

 為無線收發(fā)器的集成選擇一種給定的技術(shù)是在幾個(gè)限制條件之間的權(quán)衡：電氣性能、熱機(jī)械可靠性、緊湊性、可制造性和成本。今天的高密度互連（HDI）設(shè)計(jì)規(guī)則繼承了成熟成熟的PCB技術(shù)，允許線和間隙小于40μm，以及直徑小于100μm的微通孔形成，這符合毫米波集成的要求。此外，新一代多層有機(jī)（MLO）封裝在薄膜和厚膜結(jié)構(gòu)中都使用高質(zhì)量的電介質(zhì)。因此，標(biāo)準(zhǔn)的FR-4芯和重分布層層板正逐漸被低損耗的介質(zhì)（如RO系列和液晶聚合物（LCP））所取代。例如，意法半導(dǎo)體公司利用一種基于RO4003C核對(duì)稱疊加的技術(shù)，開發(fā)了一種60GHz、HDI、有機(jī)封裝

在同樣的背景下，陶瓷封裝由于其化學(xué)穩(wěn)定性、機(jī)械可靠性和密封裝配的特性，在大約二十年前被引入以滿足關(guān)鍵系統(tǒng)的需要。陶瓷加工允許創(chuàng)建各種通孔和腔體結(jié)構(gòu)以及外部電容器和電感器的組裝。標(biāo)準(zhǔn)多層陶瓷封裝的垂直分辨率約為50μm。目前使用的兩種主要多層陶瓷工藝是低溫共燒陶瓷（LTCC）和高溫共燒陶瓷（HTCC），最大共燒溫度分別約為900°C和1600°C。雖然HTCC工藝為封裝提供了很大的物理穩(wěn)定性，但只有高熔點(diǎn)金屬，如鎢（Tf=3422°C）和鉬（Tf=2623°C）可用于內(nèi)層布線。不幸的是，與LTCC的銅、鈦/金合金或銀金屬化相比，這些金屬的導(dǎo)電率相對(duì)較低（分別為8.9×106和18.7×106 S/m），后者在高頻下具有較低的導(dǎo)電損耗。在文獻(xiàn)中可以找到來自業(yè)界的一些令人信服的貢獻(xiàn)，例如IBM的60GHz LTCC模塊以及MLO包（RO4000和LCP）

作為發(fā)展最快的封裝技術(shù)之一，嵌入式晶圓級(jí)球柵陣列（eWLB）是一種結(jié)合了先進(jìn)的再分配層處理和晶圓到模具轉(zhuǎn)移技術(shù)的晶圓級(jí)封裝方法。一個(gè)保護(hù)風(fēng)扇的布線和保護(hù)聚合物的雙重作用。eWLB工藝（包括凸點(diǎn)下金屬化）繼承自硅微制造線。由于使用了低應(yīng)力模塑聚合物，eWLB封裝可適用于具有天線陣列的大型封裝，同時(shí)確保線/空間臨界尺寸約為15μm。文獻(xiàn)中可找到幾種集成天線的毫米波封裝演示，其中重點(diǎn)介紹了Linz演示的雷達(dá)應(yīng)用University and DICE GmbH.6,7這項(xiàng)最新技術(shù)為3D集成提供了很有前景的前景，這得益于采用貫穿封裝互連的封裝對(duì)封裝（PoP）組裝的可能性。

今天的硅后端生產(chǎn)線提供了一個(gè)大面板的微制造技術(shù)，以實(shí)現(xiàn)系統(tǒng)封裝（SiP），如微機(jī)械加工，光刻，離子和激光蝕刻，以及一個(gè)大面板的沉積和層壓技術(shù)。標(biāo)準(zhǔn)硅工藝可以很容易地達(dá)到微米級(jí)的分辨率，滿足毫米波甚至亞太赫茲系統(tǒng)的要求。在過去的五年中，有機(jī)和硅插入器封裝已經(jīng)被ASIC和存儲(chǔ)器應(yīng)用所普及，但是最近的異構(gòu)集成趨勢(shì)顯示出射頻功能的更多展示以及玻璃作為高頻應(yīng)用的潛在候選的引入。

硅與玻璃中間層

如前所述，硅微制造特別適合于毫米波應(yīng)用，因?yàn)樗哂谐墒旌蜆?biāo)準(zhǔn)的后端工藝的無與倫比的分辨率。與陶瓷（σ<20 W?m-1?K-1）和PCB材料（σ<1 W?m-1?K-1）相比，硅封裝具有優(yōu)異的導(dǎo)熱性（25°C時(shí)σ~150 W?m-1?K-1），這在外部功率放大器與收發(fā)器芯片組裝的典型場(chǎng)景中非常重要。

近年來，人們對(duì)2.5D和3D玻璃中間層及其提供的新的集成機(jī)會(huì)產(chǎn)生了越來越多的興趣。玻璃基片具有優(yōu)良的介電性能，具有低介電常數(shù)（εr~4～6，取決于成分和工藝）和低損耗正切值，是射頻封裝和無源器件集成的理想材料。表1比較了玻璃和硅中間層。用大面板代替晶圓有利于大規(guī)模生產(chǎn)，而在穿透玻璃通孔（TGV）鉆孔和填充以及再分配層（RDL）處理方面取得了重大進(jìn)展。今天的玻璃中介機(jī)構(gòu)專責(zé)小組由朝日、康寧玻璃和3D玻璃解決方案等制造商和供應(yīng)商以及領(lǐng)導(dǎo)國(guó)際中介機(jī)構(gòu)財(cái)團(tuán)的喬治亞理工學(xué)院等學(xué)術(shù)研究機(jī)構(gòu)組成。然而，玻璃面板和加工設(shè)備的供應(yīng)鏈并沒有像硅、有機(jī)、陶瓷和eWLB技術(shù)那樣得到很好的定義。隨著下一代3D集成設(shè)備的出現(xiàn)，2.5D/3D玻璃插入器技術(shù)更可能達(dá)到完全成熟；目前，它足以滿足高性能計(jì)算和數(shù)據(jù)中心等利基應(yīng)用，在這些應(yīng)用中，對(duì)成本的關(guān)注較少。8

圖3 60 GHz模塊（a）的橫截面示意圖和硅插入器芯片（b）的顯微照片。

CEA-Leti開發(fā)的第一個(gè)全功能插入器封裝基于高電阻率（ρ>1 kΩ?cm）、120μm厚的硅襯底，具有兩個(gè)正面和一個(gè)背面銅再分配層。插入器的每一側(cè)分別帶有所使用的凸點(diǎn)下金屬化，對(duì)于射頻集成電路倒裝芯片（使用銅柱或微凸點(diǎn)）和使用球柵陣列（BGA）焊料球在主PCB板上組裝封裝。9插入器芯片的兩側(cè)使用直徑為60μm（縱橫比為2:1）的充銅穿透硅通孔（TSV）互連連接。插入器的總面積為6.5 mm×6.5 mm，是迄今為止報(bào)道的具有集成天線的最緊湊的60 GHz收發(fā)器。圖3a顯示了模塊的未標(biāo)度橫截面以及用于確保組件完整性的插入器、射頻集成電路芯片和成型聚合物。60ghz射頻集成電路收發(fā)機(jī)采用65nmcmos工藝制造，兩個(gè)折疊偶極子天線（用于發(fā)射和接收）位于前端的上部RDL層。由銅帶和TSV陣列構(gòu)成的保護(hù)環(huán)用于減輕兩個(gè)背腔天線之間的表面波耦合（見圖3b）。

圖4 TSV鞋楦橫截面示意圖（a）和SEM視圖（b）。

這個(gè)模塊是一個(gè)典型的2.5D集成方案的演示，其中射頻集成電路組裝在插入器的頂部，并與天線偏移放置。垂直互連是通過最后一個(gè)過程使用Leti的定制TSV實(shí)現(xiàn)的。圖4顯示了TSV的橫截面和SEM圖像。雖然收發(fā)機(jī)中TSV互連的主要功能是驅(qū)動(dòng)低頻和基帶信號(hào)，但測(cè)試車輛包含了額外的測(cè)試功能，以通過封裝布線和背面天線饋電來研究它們對(duì)mmWave的適用性。已經(jīng)使用射頻探針測(cè)量和適當(dāng)?shù)娜デ度爰夹g(shù)研究了TSV的電氣性能，以提取單個(gè)GSG躍遷在直流至67 GHz的寬帶響應(yīng)。11躍遷在60 GHz時(shí)顯示約0.6 dB的插入損耗，50Ω終端的阻抗失配是主要因素，i、 e.，0.46 dB（見圖5）。除了寬帶特性外，基帶信號(hào)完整性還通過頻域響應(yīng)的傅里葉逆變換進(jìn)行了研究。用5gbps偽隨機(jī)二元序列（PRBS）進(jìn)行的瞬態(tài)眼圖分析顯示，眼開度為96%。

圖5 GSG配置中50Ω端接TSV過渡的反射（a）和傳輸（b）。

持續(xù)發(fā)展

Leti正在進(jìn)行的研究旨在創(chuàng)造新一代的毫米波插入器封裝，與其他競(jìng)爭(zhēng)技術(shù)相比，具有更好的電氣和機(jī)械性能、合理的成本和可制造性。目前正在進(jìn)行布局和預(yù)制分析的新模塊與第一個(gè)演示器保持相同的總厚度；但是，由于集成的高阻抗表面（HIS）反射器設(shè)計(jì)（見圖6a），總面積減少了約33%（從6.5 mm×6.5 mm降至5.3 mm×5.3 mm）。12正在評(píng)估兩種改進(jìn)方案，以提高天線性能，如圖6b所示，第一個(gè)步驟是在插入器頂部層壓成型聚合物，并處理金屬寄生貼片以提高帶寬。第二個(gè)目標(biāo)是通過外部介質(zhì)透鏡提供中程通信能力（大約10米）。在這種情況下，60ghz的目標(biāo)增益是15dbi。建議的透鏡設(shè)計(jì)基于半球形和拋物線幾何形狀，采用PA6級(jí)機(jī)加工塑料（εr=4.3）。四種設(shè)計(jì)中的兩種，直徑為6毫米和1厘米的半球形透鏡，已經(jīng)過實(shí)驗(yàn)驗(yàn)證。第一次測(cè)量使用了一個(gè)開放的WR15波導(dǎo)饋源，在57到66GHz范圍內(nèi)顯示出12到16dBi的增益。在系統(tǒng)級(jí)驗(yàn)證工作流程之后，這些透鏡已與60 GHz QFN收發(fā)器模塊13共同集成，并證明了一個(gè)發(fā)射透鏡的范圍提高了四倍，發(fā)射和接收透鏡的范圍提高了7.5倍

圖6由A.Moknache（A）和基于HIS天線的新3D集成方案（b）提供的3D中間層簡(jiǎn)化布局。